PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-296340

(43)Date of publication of application: 06.12.1990

(51)Int.CI.

H01L 21/336 H01L 29/784

HUIL 29/

(21)Application number: 01-117904

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


11.05.1989


(72)Inventor: OBAYASHI YOSHIKAZU

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To omit side wall forming process, and prevent the decrease of performance and reliability caused by the irregularity of side wall width, by consisting a structure having a gentle impurity concentration distribution on the substrate side wall linking from the lower part of a gate to a source/drain. CONSTITUTION: The surface of a substrate 11 is dug up to a specified depth so as to leave a gate insulating film 12 and a gate electrode 13 at a gate part: the side wall part 15 of a substrate is formed at the lower part of the gate insulating film 12: on the substrate surface part dug so as to link with said side wall part, a high concentration impurity diffusion layer 19 is formed in a source/drain part; a low concentration impurity diffusion layer 18 is formed, thereby constituting an LLD type structure imparted with a gentle impurity concentration distribution. As a result, the expected electric field relaxation can be realized similarly to the case of side wall. Thereby the remarkable simplification of manufacturing process is facilitated, the manufacturing cost can be reduced, and the stable performance and the reliability of a device are suitably and effectively improved.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

® 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

平2-296340

®Int.CI. 5

識別記号

庁内将理番号

@公開 平成2年(1990)12月6日

H 01 L 21/336 29/784

8422-5F H 01 L 29/78

301 Z

審査請求 未請求 請求項の数 1 (全5頁)

ᡚ発明の名称 →

半導体装置の製造方法

②特 願 平1-117904

20出 願 平1(1989)5月11日

個発 明 者 大 林

由和

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 增雄 外2名

明細數

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

第1 導電型の半導体基板の主面上に、バターニング域形されたゲート電極をマスクにして、前記半導体基板の表面部を所定標さに掘り込み、ゲート電極の下方に基板側壁部を露出させる工程と、前記露出された基板側壁部、および掘り込まれた基板表面部に、第2 導電型の低濃度不純物注入層を形成させる工程と、主として前記掘り込まれた基板表面部に、再度、第2 導電型の高温度不純物注入層を形成させる工程とを、少なくとも含むことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体装置の製造方法に関し、さらに詳しくは、 MOS型半導体集積回路装置における LDO型 MOSトランジスタの製造方法の改良に係るものである。

(従来の技術)

従来例によるこの種の LDD型 MOSトランジスタの製造方法の主要な工程を第2図(a) ないし(f)に示す。

すなわち、この第2図従来例装置の構成におい て、符号!は p型のシリコン半導体基板を示し、 また、2 および3 はこの半導体裁板1 の主面上に バターニング成形して選択的に形成させた MOSト ランジスタのゲート絶縁膜およびゲート電極、4 はこのゲート電橋3をマスクに用い、前記基板表 面部上に不純物を選択的にイオン往入してなるn-型の不純物注入層、5 はこれらの上部を覆うよう にして全面に堆積させたサイドウォール形成のた めの絶縁膜などによる成膜層、6 はこの成膜層5 をエッチング成形して前記ゲート絶縁膜2 および ゲート電極3の側面部に設けられたサイドウォー ルであり、さらに、7 はこのサイドウォール6 を マスクに用い、前記6つ型の不純物往人層1の形成 部分に合せて、同様に基板表面部上に不純物を選 択的にイオン注入してなるnt型の不純物注入層、

8 および8 はこれらを熱処理して活性化させたゲート部でのサイドウォール6 の直下のn⁻型の不純物拡散層および MOSトランジスタのソース・ドレイン郎となる装板表而部のn⁺型の不純物拡散層である。

次に、この従来例装置の製造については、第 2 図 (a) ないし(f) に示されているように、p型のシリコン半導体基板I の主面上にあつて、まず、これを熱酸化処理して薄い酸化膜を形成させた上で、 CVD法などによつてポリシリコン膜を堆積させ、かつこれらを写真製版法、エッチング法により選択的にパターニング成形してゲート絶縁膜2 およびゲート電標3 をそれぞれに形成させる(第 2 図 (a))。

ついで、前記ゲート電極3をマスクに用い、前記基板表面部上に、例えば、燐などの n型不純物を選択的かつ低濃度にイオン注入してn⁻型の不純物注入階4を形成させ(同図(b))、その後、CVD法などを用い、これらの全面を覆うようにしてサイドウォール形成のための絶縁膜などの成膜層5を

3

従つて、この従来例方法の場合には、前記サイドウォール6の形成工程が不可欠のものとされ、このサイドウォールの形成のために、絶縁限成膜装置および與方性エッチング装置をそれぞれに必要とするほか、その形成工程自体についても、極めて煩雑化することを免れず、コスト高を招くと云う不利がある。

また一方で、この砥の LDD型 MOSトランジスタ においては、電流駆動力および電界級和度などの 性能がサイドウォール幅に大きく依存することが 知られているが、こゝでは、実際に成膜されるサ 堆積させ(同図(c))でから、リアクティブイオンエッチング(RIE) 法などにより、この成膜層5 を 界力性エッチングすることで前紀ゲート絶縁膜2 およびゲート電極3 を通した側面部にサイドウォ ール6 を散ける(同図(d))。

さらにまた、前記サイドウォール6をマスクに用い、前記基板表面部上でのn⁻型の不純物注入層4の形成部分に合せるようにして、例えば、社社などのn型不純物を選択的かつ高級度にイオコに入してn⁺型の不純物注入層7を形成させ(同)、最後に、熱処理を行なうことにより、お物は入層7を活性化させて、ゲート部でのサイドウォール6の直下のn⁻型の不純物拡散層8および MOSトランジスタのソース・ドレインとなる基板を設置のn⁺型の不純物拡散層9をそれぞれに形成では (同図(f))るもので、以上の各工程を経て、所期通りのLDD型構造によるMOSトランジスタを得るのである。

(発明が解決しようとする課題)

4

イドウォール自体が、皮膜時における膜厚の変動とか、エッチング時でのエッチング景の変動などのために、そのウォール幅が変化し易くて、先の電流駆動力および電界緩和度などにバラッキを生じ、これがアクセス時間などの性能および低温バイアスシフトなどの信頼性を低下させる原因となるものであつた。

この発明は、従来のこのような問題点を解消するためになされたもので、その目的とするところは、 LDD型構造でのサイドウォール形成工程を略し、これに代えて、 MOSトランジスタのゲート 郎とソース・ドレイン郎との間になだらかな不純物濃度分布の基板側壁部を形成させ、これによって従来のようなサイドウォール幅のバラッキに起因する装置の性能および信頼性低下などを阻止し得るようにした。この種の半導体装置の製造方法を提供することである。

(課題を解決するための手段)

前記目的を達成するために、この発明に係る半 導体装置の製造方法は、ゲート絶縁膜およびゲー ト電極のパターニング成形後、このゲート電極をマスクにゲート絶縁膜下部の基板面を選択的エッチングにより掘り込んで基板側壁部を形成させ、この基板側壁部に低温度不純物拡散層を、かつ掘り込まれた基板面にソース・ドレイン部となる高速度不純物拡散層をそれぞれに形成させるようにしたものである。

すなわち、この発明は、第1 専電型の半導体基板の主面上に、バターニング成形されたゲート電極をマスクにして、前記半導体基板の表面を所定源さに掘り込み、ゲート電極の下方に基板側壁部を露出させる工程と、前記露出された基板側壁部、および掘り込まれた基板表面部に、第2 導電型の低濃度不純物注入層を形成させる工程と、第2 事ででは、少なくとも含むことを特徴とする半導体数での製造方法である。

〔作 用〕

従つて、この発明方法の場合には、 LDD型 MOS

7

せた MOSトランジスタのゲート絶縁膜およびゲー ト電極、15は同様に前記フォトレジスト14をマス クに用い、前記半導体基板11をさらに選択的エッ チングにより龈り込んで形成させたゲート絶縁腹 12の下部に辿なるそれぞれに基板側壁部であり、 さらに、16は前記ゲート絶縁膜12およびゲート電 極13をマスクに用い、回転イオン往入法により、 前記基板側壁部15を含んで掘り込まれた基板表面 部上に不純物を選択的にイオン注入してなるn型 の不純物注入層、17はこの掘り込まれた基板表面 部上でのn-型の不純物注入層16の形成部分に合せ 択的にイオン注入してなるn^{*}型の不純物注入層、 18および19はこれらを熱処理により括性化させて なるところの、ゲート部下方での基板側壁部15の 表面部のn⁻型の不純物拡散層。および掘り込まれ た基板表面部上での MOSトランジスタのソース・ ドレインとなるそれぞれにn*型の不純物拡散層で ある。

次に、この実施例装置の製造については、第1

トランジスタにおいて、従来方法でのサイドウォールを用いることなしに、ゲート郎の下方からソース・ドレイン邸に連なる基板側離部になだらかな不純物濃度分布を与えた LDD型構造を形成させているので、このサイドウォールの形成工程を省略できて、従来のようなサイドウォール幅のバラッキに起因する装置の性能および信頼性低下などを阻止し得るのである。

〔実,施 例〕

以下、この発明に係る半導体装置の製造方法の一 実施例につき、第 1 図を参照して詳細に説明する。

第1図(a)ないし(e)はこの実施例を適用した LDD型 MOSトランジスタの製造方法の主要な工程 を順次模式的に示すそれぞれに断而図である。

すなわち、この第1 図実施例装置の構成においても、符号 I l は p型のシリコン半導体基板を示し、また、12 および13 はこの半導体基板 I l の主而上にあつて、写真製版法で得たフォトレジスト I 4 をマスクにパターニング成形して選択的に形成さ

8

図(a) ないし(c) に示されているように、p型のシリコン半導体基板11の主面上にあつて、まず、これを熱酸化処理して薄い酸化膜を形成させ、かつこれに続いて、 GVD法などによりポリシリコン膜を堆積させた上で、これらを写典製版法によりポリシスト14をマスクに用い、選択的にエッチング成形させることによつて、所要のゲートを観13をそれぞれに残したまゝ、前間であると共に、これらのゲートを観13をそれぞれに残したまゝ、前間である。 前間である。 を例えば 0.2~0.5 μ回 程度の深さまで選択的にエッチングして掘りるといる。 基板側壁部15をそれぞれに露出させる(同図(b))。

ついで、前記ゲート絶縁膜12およびゲート電極 13をマスクに用い、前記露出された基板側壁部15 を含む半導体基板11の掘り込まれた表面部上に、 回転イオン注入法により、30~60程度の注入角度 で、例えば、増などの n型不純物を選択的かつ低 遠度にイオン注入してn^{-型}の不純物注入層16を形 成させ (同図(c))、さらに今度は、主として前記 半導体基板 IIの 掘り込まれた表面部でのn⁻型の不 鈍物注入層16の形成部分に含せて、通常のイオン 注入法により、例えば、砒素などの □型不純物を 再度、選択的かつ高濃度にイオン往入してn*型の 不純物は入暦!7を形成させ(同図(d))、最後に、 然処理を行なうことにより、これらのn^{-型}の不純 物注入層16およびn*型の不純物注入層17を活性化 させて、ゲート部下方での基板側壁部15の表面部 のn-型の不純物拡散層18, および掘り込まれた基 板表面部での MOSトランジスタのソース・ドレイ ンとなるn⁺型の不純物拡散層19をそれぞれに形成 させ (同図(e))るもので、以上の各工程を経て、 所期通りに、ゲート部の下方からソース・ドレイ ン郎に連なる基板側壁部になだらかな不純物濃度 分布を与えた LDD型構造による MOSトランジスタ を得るのである。

従つて、この実施例方法の場合には、ゲート電 極13を有するゲート部でのゲート絶縁膜12の下部

1 1

一ス・ドレイン部での高濃度不純物拡散層を形成 させると共に、基板側壁部に低速度不純物拡散層 を形成させて、なだらかな不純物濃度分布を与え た LDD型構造を構成させているので、サイドウォ ールの場合と同様に、所期通りに電界の緩和を図 り得るもので、これによつて従来例方法における サイドウォールの形成工程を省略できることにな り、従来のようなサイドウォール形成のための成 膜装置, 具方性エッチング装置などを全く必要と せず、その製造工程の大幅な簡略化が容易に可能 となつで、製造コストを低減でき、また、基板側 壁部に形成される低濃度不純物拡散層での幅のバ ラッキなどについては、単にこの基板側壁部のエ ッチング量のみに依存するだけであるために、従 来のようなサイドウォールの場合とは異なつて、 装置の安定した性能および信頼性などを良好かつ 効果的に向上させ得るなどの優れた特長を有する ものである。

4. 図面の簡単な説明

第1図(a) ないし(e) はこの発明の一実施例を

にあつて、基板表面部に拥り込まれたソース・ドレイン部でのn⁺型の不純物拡散層19に連なるようにして其板側機部15を設け、この基板側機部15にn⁻型の不純物拡散層18を形成させて、なだらかな不純物濃度分布を与えた LDD型構造としてあるために、従来側方法におけるサイドウェールの形成工程を省略できて、製造工程の大幅な簡略化が可能になり、また、n⁻型の不純物拡散層18での幅のバラッキは、単に基板側壁部15のエッチング散の、カに依存することになつて、従来のようなサイドウォール幅のバラッキに起因する装置の性能およるのである。

(発明の効果)


以上辞述したように、この発明方法によれば、LDD型構造による MOSトランジスタにおいて、ゲート部でのゲート絶縁膜およびゲート電極を残して基板表面部を所定深さに掘り込んで、ゲート絶縁膜の下部に基板側壁部を設けておき、この基板側壁部に連なつて掘り込まれる基板表面部に、ソ


1 2

適用した LDD型 MOSトランジスタの製造方法の主要な工程を順次模式的に示すそれぞれに断面閉であり、また、第2図(a) ないし(f) は従来例による同上 LDD型 MOSトランジスタの製造方法の主要な工程を順次模式的に示すそれぞれに断面図である。

11・・・・p型のシリコン半導体基板、12・・・ゲート 絶縁膜、13・・・ゲート 電極、14・・・フォトレジスト、15・・・基板側壁部、16・・・n⁻型の不純物注入層(低濃度不純物注入層)、17・・・n^{*}型の不純物注入層(低濃度不純物拡入層)、18・・・n⁻型の不純物注入層(低濃度不純物拡散層)、19・・・n^{*}型の不純物注入層(高濃度不純物拡散層)。

代理人 大岩 增 始





THIS PAGE BLANK USPTO)